설계 원칙 및 선택 고려 사항 수정 발진기의 분수 주파수용
하드웨어 클록 시스템 설계에서 엔지니어는 11.0592MHz, 3.579545MHz 및 19.6608MHz와 같이 겉보기에 "불규칙한" 수정 발진기 주파수 클래스를 자주 접하게 됩니다. 소수 성분이 포함된 이러한 주파수는 임의로 선택되는 것이 아니라 통신 프로토콜, 주파수{4}}분할 제약 및 시스템-수준 역방향 요구 사항을 기반으로 한 설계 고려 사항의 불가피한 결과입니다. 이 기사에서는 기본 원리부터 시작하여 분수 주파수 생성 뒤에 숨은 논리를 분석하고 구성 요소 선택을 위한 실용적인 스크리닝 방법을 제공합니다.
- 분수 주파수 포인트의 핵심 설계 논리
시스템 클록 소스로서 수정 발진기의 주파수 선택은 항상 다운스트림 디지털 회로(예: PLL, 분배기 및 직렬 통신)의 정확한 타이밍 요구 사항을 충족하도록 맞춤화됩니다. 부분 주파수 지점의 출현은 주로 다음과 같은 네 가지 유형의 설계 제약에서 비롯됩니다.
1. 오류-무료 직렬 전송 속도를 보장하기 위해 UART 정수 나누기에 적용
직렬 전송 속도는 다음 공식에 따라 정수 나누기를 통해 시스템 클럭에서 파생됩니다. 전송 속도=클럭 주파수 / 분할 계수
표준 전송 속도(예: 9600, 19200 또는 115200bps)를 정확하게 생성하려면 클록 주파수를 나머지 없이 제수로 나눌 수 있어야 합니다. 16배 오버샘플링 분할 후 1.8432MHz를 예로 들면 다음과 같습니다.
1.8432MHz ¼ 16=115.2kHz, 이는 115200bps와 같습니다.
마찬가지로 11.0592MHz와 19.6608MHz는 각각 6배와 10.666…배 1.8432MHz이지만(실제로는 11.0592=1.8432 × 6, 19.6608=1.8432 × 10.666…에는 PLL이 필요함) 51 마이크로{10}}컨트롤러와 같은 MCU의 클록 주파수로 직접 사용하는 것이 더 일반적이므로 내부 분할을 통해 모든 표준 전송 속도를 생성하는 UART 분할기입니다. 20MHz의 정수 주파수를 선택하면 115,200으로 균등하게 나눌 수 없으므로 누적 오류가 발생하고 프레임 오류나 패킷 손실이 발생합니다.
2. 바이너리 주파수-분할 아키텍처 지원으로 클록 트리 설계 단순화
20.48MHz, 10.24MHz, 5.12MHz 등의 주파수는 모두 2ⁿ × 10kHz(예: 20.48MHz=2048 × 10kHz)로 표현될 수 있습니다. 이진 주파수 분할을 통해 이러한 주파수를 계단식으로 배열한 후{11}10.24MHz, 5.12MHz, 2.56MHz, 1.28MHz 등과 같은 하위 클록 도메인을 생성할 수 있습니다. 이 접근 방식은-이진 카운터 또는 시프트 레지스터를 사용하여 주파수 분할을 구현하는 데 매우 적합하므로 잘 정의된-위상 관계와 다양한 주파수 분할 클록 간의 일관된 타이밍 마진을 갖춘 간단한 회로 구조를 얻을 수 있습니다.- 이러한 주파수는 일반적으로 산업용 DSP, PLC 및 서보 드라이브에서 기본 주파수로 사용됩니다.
3. PLL을 통해 합성되어 고속- 통신 및 오디오/비디오 샘플링 표준을 충족합니다.
최신 SoC, 광 모듈 및 비디오 프로세서에는 일반적으로 표준 정수 주파수(예: 25MHz 또는 24MHz)를 기준으로 사용하고 정수 나누기, 곱셈 또는 분수 나누기를 통해 특정 비표준 주파수를 생성하는 PLL이 통합되어 있습니다.- 일반적인 예는 다음과 같습니다.
74.25MHz: SMPTE 표준에 의해 정의된 고화질 비디오 샘플링 클록-으로 1080i 및 720p와 같은 형식에 사용됩니다.
33.1776MHz: 오디오 코덱 및 광대역 RF 프런트엔드에서 흔히 발견됩니다-. PLL과 함께 사용하면 44.1kHz 또는 48kHz 오디오 샘플링 속도 제품군을 정확하게 생성할 수 있습니다.
25.000625MHz: 특정 이더넷 PHY는 분수 PLL이 있는 25MHz 클록을 사용하여 1Gbps 라인 속도를 지원하는 정확한 125MHz 직렬 데이터 속도를 생성합니다(25MHz의 정수 배수는 실제로 일반적으로 사용됩니다. 여기서는 설명 목적으로만 제공됩니다).
분수 주파수 분할은 결정적 지터와 스퓨리어스 신호를 발생시킨다는 점에 유의해야 합니다. 위상 잡음에 민감한 애플리케이션의 경우 정수 주파수 분할을 통해 직접 얻을 수 있는 목표 주파수 또는 루프 대역폭이 적절하게 구성된 저잡음 PLL을 사용하는 데 우선순위를 두어야 합니다.
4.역사적 산업 프로토콜 및 EMC 고려 사항 준수
과거 프로토콜: USB 2.0은 48MHz 고속-클럭을 지정합니다. 이더넷 MAC은 25MHz 또는 125MHz를 사용합니다. 실시간-시간 클록(RTC)은 32.768kHz(21⁵Hz)에서 작동합니다. 이러한 주파수는 표준이 제정될 때 고정되었으며 이후 전체 산업 체인에 걸쳐 채택되어 사실상의 표준이 되었습니다.
전자기 호환성(EMC): 정수 주파수의 고{0}차 고조파는 전원 공급 장치, RF 또는 무선 통신 대역과 겹쳐서 간섭을 일으킬 수 있습니다. 분수 구성 요소가 있는 발진기 주파수를 선택하면 고조파 에너지를 분산하거나 이동할 수 있으므로 EMI 위험을 줄이고 필터링 및 차폐 비용을 낮출 수 있습니다.
- 수정 발진기 선택의 기타 주요 요소
주파수 값 외에도 다음 엔지니어링 요소도 선택에 똑같이 중요합니다.
위상 잡음 및 지터
PLL은 모든 주파수를 합성할 수 있지만 분수 주파수 분할은 근단 위상 잡음과 랜덤 지터를 크게 저하시킵니다.- 고속-광 모듈, 밀리미터-파 레이더 또는 5G 프론트홀과 같은 애플리케이션의 경우 나중에 신호 무결성 마진이 부족해지는 것을 방지하기 위해 위상 잡음 사양을 충족하는 기본 주파수를 갖춘 수정 발진기를 직접 선택하는 것이 좋습니다.
리드타임과 비용
비-표준 또는 맞춤형 주파수는 일반적으로 리드 타임이 길고 엔지니어링 비용이 많이 듭니다. 허용 가능한 성능 한도 내에서 업계{2}}표준 주파수(예: 25MHz, 27MHz, 40MHz, 50MHz와 같은 일반적인 정수 주파수 및 이 문서에 언급된 표준 분수 주파수)에 우선순위를 부여하여 R&D 주기를 단축하고 BOM 비용을 제어해야 합니다.
국내 대체품과의 호환성
현재 국내 수정 발진기 제조업체는 일반적으로 사용되는 정수 및 분수 표준 주파수의 대부분을 다루고 있습니다. 장치를 선택할 때 호스트 컨트롤러 칩의 클록 입력 요구 사항과의 호환성을 보장하기 위해 공급 안정성, 온도 특성(예: ±10ppm 및 ±20ppm) 및 로드 커패시턴스 매개변수에 중점을 둡니다.
- 실용적인 선택 권장사항
첫 번째,시스템 클럭 제약 조건 확인: 모든 주변 장치(UART, I2S, SPI, 이더넷, USB, 비디오)에 필요한 정확한 클록 주파수와 허용 가능한 오류 마진을 나열합니다.
수정 발진기 기본 주파수를 역으로 도출합니다.마이크로컨트롤러에 PLL이 내장되어 있는 경우-정수 또는 낮은 분수 분할 비율을 통해 목표 주파수를 생성할 수 있는 기준 수정 발진기를 선택하세요. 분할비가 100 미만이고 분모가 2의 거듭제곱인 주파수에 우선순위를 부여합니다.
나누기 오류 확인: 분할 오류가 주변 장치에서 허용하는 최대 전송 속도/샘플링 속도 편차(일반적으로 < ±2%)보다 작은지 여부를 계산합니다.
EMI 위험 평가:고주파수 고조파에 대한 스펙트럼 분석을 수행합니다.- 필요한 경우 정수-차 고조파에서 벗어나는 주파수 지점을 선택합니다.
가용성 및 비용 고려: 성능 요구 사항을 충족하면서 시장 가용성이 충분한 모델과 생산 요구 사항을 충족하는 패키지 유형(예: HC-49S, SMD 3.2 × 2.5mm)을 선택합니다.